

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2004007247 A

(43) Date of publication of application: 08.01.04

(51) Int. CI

H04N 9/78

(21) Application number: 2002160295

2160295 (71) Applicant:

VICTOR CO OF JAPAN LTD

(22) Date of filing: 31.05.02

(72) Inventor.

OGAWA HIDEAKI

## (54) YC SEPARATION CIRCUIT


## (57) Abstract:

PROBLEM TO BE SOLVED: To solve the following problem that accurate YC separation cannot be performed, when a clock which is not phase-synchronized with the burst signal of an input composite video signal is used.

SOLUTION: A movement-adaptive three-dimensional YC separation circuit performs YC separation adaptively according to the movement of an image. The circuit performs control of one-frame delay and two-frame delay, dividing it into delay control by the unit of one clock and the delay control (phase correction) less than one clock, and performs (1) delay control by the unit of one clock by frame memory control using an hd signal generated on the basis of the subcarrier phase of an input signal; and (2) phase compensation less than one clock by interpolation filters 20, 21 based on the results of sampling phase detection of the input signal, a one-frame delay signal, and a two-frame delay signal. Consequently, a one-frame delay signal and a two-frame delay signal phase-synchronized with the input composite video signal can be generated, even if the clock is

generated by a free run.

COPYRIGHT: (C)2004,JPO



JP 2004-7247 A 2004, 1.8

(dr) 日本国籍群形(h)

数图 (4 紘 华 R (23 (23)

**法国2004-7247** (11) 特許出處公開命令

**G204-1208** 

平成16年1月8日(2004.1.8) (43) 公開日

チーマコード (野年) 5C066 < 9/38 H04N

H04N 8/78

(51) Int.Cl.


(全 11 頁) 智道語次 未語水 間水煩の数 1 0 L

神奈川県横浜市神奈川区守屋町3丁目12 神奈川県懐浜市神奈川区守屋町3丁目12 CA05 EA05 900 ដ 3 EC ES 御協 日本アクター株式会社内 ទី 88 88 88 88 G802 日本ピクター株式会社 GA20 KA13 KD06 BA02 E 影 000 000 000 CA15 JA07 KD03 F ターム(参考) 50066 AM03 **外隔十一 於選** 英田 (74) 代理人 100085235 000004329 (72) 発明者 (11) 出版人 特別2002-160295 (P.2002-160285) 平成14年5月31日 (2002.5.31) (21) 出版數号 (22) 出版日

(64) 【発明の名称】 Y C 分離回路

【映題】 入力コンポジット映像信号のパースト信号に位 相同期していないクロックを用いた場合は、正確なYC 分離がたきない。 【解決手段】映像の勧きに応じて適応的にYC分離を行 う、動き適応3次元YC分離回路において、1クレーム 遅延、2フレーム遅延の制御を1クロック単位の遅延制 **御と1クロック未満の遅延制御 (位相補正) とに分けて** 考え、(1)入力信号のサブキャリア位相を基に生成し たh d 信号を用いたフレームメモリ制御による1クロッ ク単位の遅延制御と、(2)入力信号、1フレーム遅延 **信号、および2フレーム遅延信号のサンプリング位相検** 出格果を基にした補間フィルタ20,21による1クロ ック未猶の位相補正を行う。これにより、フリーランで 発生されたクロックであっても、入力コンポジット映像 **信号に位相同期した1フレーム遅延信号及び2フレーム** 遅延信号を生成できる。

[湖状図]



| 参拝課状の範囲|

【建水伍1】

۷ クロックによりサンブリングされたコンポジット映像信号を、外部から入力された1

7

2004-7247 A 2004.1.8

8

ーム弾圧信号と2フレーム避圧信号に描*る*いて映像の動きに応じた過応的なY C 分離を

前記VC分離回路部から出力された前記クロマ信号をデコードして色質信号を得ると共に って、輝度信号とクロマ信号を出力するYC分離回路部と、

前記クロックによるサンプリング困期と前記デコーダからの前記サブキャリアの位相値 前記コンポジット映像信号のサプキャリアの位相値を求めるデコーダと

餌 떦 前記コンポジット映像信号と前記サンプリング位相情報とが時系列的に合成された合 に基ろいて、サンプリング位相情報を検出するサンプリング位相検出手段と

2

号を入力として受け、1フレーム避延された第1の合成信号と2フレーム避延された第 の合成信号とを、メモリを用いて出力する遅延手段と、

前記サンプリング位相検出手段からのサンプリング位相情報と前記第1の合成信号とが入 ング位袖後出手段かちのサンプリング位袖情報に合わせるようにフィルタ伝道陽敷が制御 ソイリ され、前記第1の合成信号中のコンポジット映像信号をフィルタ出力する第1の補間フ 力され、前配第1の合成値号から抽出した第1のサンプリング位相情報を、前配サ ルタ手段と、

がプスリ ング位相検出手段からのサンプリング位相情報に合わせるようにフィルタ伝達関数が制御 力され、前記第2の合成個号から抽出した第2のサンプリング位相情報を、前配サンプ され、前記第2の合成信号中のコンポジット映像信号をフィルタ出力する第2の補間フ 前記サンプリング位相後出手段からのサンプリング位相情報と前記第2の合成信号と ルタ手段

8

前記サンプリング位相検出手段からのサンプリング位相情報に応じたタイミングで所定期 間毎に1回所定輪理値となるタイミング信号を生成し、このタイミング信号に基づき前 を有し、前記第1の補間フィルタ手段及び前配第2の補間フィルタ手段のそれぞれより 遅延手段に対して 1 クロック単位の遅延制御を行う制御手段と

前記1フレーム遅延信号と2フレーム遅延信号を出力することを特徴とするYC分離

【発明の詳細な説明】

33

恕

[0001]

本発明はXC分離回路に保り、傘にディジタル処理によりNTSCコンポジット映像信号から輝度信号と微送色信号(クロマ信号)に分離するディジタルビデオ機器における3次 【発明の属する技術分野】 元 A C 分離回路に関する。

[0002]

【統米の技術】

図8は従来のYC分離回路の一側の回路来概図を示す。NTSC方式のコンポジット映像 宿中は、固当のように、ペースパンド帯の輝威信中の高固弦数盤核に、固弦数18cのサ プキャリアを 2 種類の色信号で平衡変調して得られた搬送色信号(以下、クロマ信号とい 100 号とク う)が帯域共用多重化された信号であり、例えば配験処理などの際に輝度信 导がYC分離回路により分離されて、それぞれ別々の信号処理がされる。

\$

)31に供給され、ここで入力コンポジット映像信号のカラーパースト信号に位相同期し ポジット映像データとされた後、2次元YC分離回路32に供給されて公知のラインメキリを用いた方法によりクロマ信与が分離された後スイッチ回路37の端子=に入力される NTSC方式のコンポジット歌像信号は、A/D監模器(ADコンパータ 七国破数4fsc(fsc:サブキャリア固放数)のクロックセサンブリングされてコ 図8において、 [0000]

回時にA/D 歿校器31から出力されたコンポジット映像デ また、これと [0004]

6

一タは、 放算器

ව

۷

ここれと

€

ータは、フレームメモリ35により更に1フレー 班された後、動き検出回路38に供給される。 レーム避陥されたコンポジット歌像が

ット联像データ 懸き後出回路38は、A/D 質数器31から出力されたコンポジ [0005]

ームメモリ34か5出力された1フレーム避屈コンポジット映像データと、フレームメモ 3 5から出力された 2 フレーム遅延コンポジット映像データをそれぞれ入力として受け 回路32からのクロマ信号を選択させ、動きが殆ど無いと 31を増子も倒に接続してレベル関数器36かちのクロャ値号 、それらを比較して勧きの有無を検出し、動きがあるときには、スイッチ回路3 元YC分離 盟回 a 関に接続して2次 きにはスイッチ なたる。 =

[0000]

ロヶ価中を出力すると共に、複算器39に投結し、A/D疫散器聚像データかちクロ~佰やを凝算されて顕仮信中を凝算器39か 1かちのコンポジット歌録ド スイッチ回路 37 はク 分離出力させる。

在四姓 こで、NTSC規格に潜数したコンポジット映像信号をカラーパースト信号に位 した4fscクロックでヤンプリングした協合、このクロック信号国校教は [0007]

8

( f h : 水中形焰函数数) 4 f s c = 4 x (455/2) xfh = 910 · fh

**さあり、1フレ** (1)

一ム遅延信号を得るには、525本の水平走査線分遅延する必要がある で、次式の遊笳曲が必要となる。 [0008]

ただし、(2)式中Tはサンプリング囲棋、すなわち、1/(4fsc)である。す 910 [T/Line] x525 [Line/Frame] =477750 [T/F (2) m e ]

8 ち、1フレーム避延信号を得るには、(2)式より477750Tの避妊により実現で

【発明が解決しようとする課題】 [6000]

9 た13:5MHzが用いられている。このクロックを図8に示した上記の従来のYC分離回路のサンプリング用クロックとして用いた場合、13.5MHzはNTSC方式の木平在着国板数(hO858毎の固板数であるが、クロックが入力コンポジット映像信号にロ -VHS(勘録商標)やDVC(改暦用ディジタルVTR)などのディジ オ機器においては、クロックとして入力信号とは関係のないフリーランで発生 クしていない(クロック周放数が正確に入力コンポジット映像信号の f h の 8 るとは殴らない) ため、1フレーム避延値号を得るために、結束のように、5 吊するべへ、 欠火 走套幕分遅 ころで、ロ アアド Ħ ₩ رد ¥ ¥

を辞 2 M で教される450450T,の固定クロック数の過距をしても、1フレーム避妊信号 : サンフ・リンク・困禁、1/13. 58×525=450450T' (3)

例えば、入力コンポジット映像信号の1H(H:水平走査期間)の時間が858. DDmのずれ)であるとすると、1フレーム遅延信号を得るに

ことができない。

œ

58. 1×525=450502. 5T

ŝ е 8 必要になる。従って、1フレーム避延値号を得るために、450450 海原力5

図8に示した従来のYC分離回路では正常な3次元YC分離動作 **伝染知にしたしまッと、** 

本務明は、上記の点に鑑みなされたもので、入力コンポジット映像信号のパースト信号 位相同期していないクロックを用いた場合にも、正確に 1 フレーム避延信号、2 フレー **遅延信号を得ることができ、もって十分な3次元YC分離性能を得ることができるYC** 韓回路を提供することを目的とする。

ための手段】 【課題を解決する

2

[0012]

され、第1の合成信号から抽出した第1のサンプリング位相情報を、サンプリング位相検出手段からのサンプリング位相情報に合わせるようにフィルタ伝達関数が慰留され、第1 の合成信号と2フレーム遅延された第2の合成信号とを、メモリを用いて出力する避延手段と、サンプリング位相検出手段からのサンプリング位相情報と第1の合成信号とが入力 映像信号を、外部から入力された 1 フレーム避路信号と 2 フレーム避路信号に基づいて映 柏倩姫とが時系列的に合成された合成信号を入力として受け、1フレーム遅延された第1 の合成信号中のコンポジット映像信号をフィルタ出力する第1の補間フィルタ手段と、サ 出手段 像の動きに応じた遊応的なYC分離を行って、輝度信号とクロマ信号を出力するYC分 **柏橑報を検出するサンプリング位相検出手段と、コンポジット映像信号とサンプリング** ちのサンプリング位袖信機に合わせるようにフィルタ伝道関数が慰窃され、終2の合成导中のコンポジット映像信号をフィルタ出力する第2の結局フィルタ手段と、サンプリ ンプリング位相後出手段からのサンプリング位相情報と第2の合成信号とが入力され、 間フィルタ手段のそれぞれより、1フレーム運延信号と2フレーム選延信号を出力す 回路部と、VC分離回路部から出力されたクロマ信号をデコードして色整信号を得 サンプリング周期とデコーダからのサブキャリアの位相値とに基づいて、サンプリ が位相検出手段からのサンプリング位相情報に応じたタイミングで所定期間毎に1 論理値となるタイミング信号を生成し、このタイミング信号に基づき遅延手段に対 とを有し、第1の補間フィルタ手段及び第 2.の合成値号から抽出した第2.のサンプリング位相情報を、サンプリング位相検 ソプリングされたコ に、コンポジット映像信号のサプキャリアの位相値を求めるデコーダと、ク ロックによりか 上記の目的を選成するため、本発明は、ク ロック単位の遅延制御を行う制御手段 成としたものである。

8

30

映像信号、1フレーム遅延信号及び2フレーム避延信号の、サンプリング位相情報に基づ この発明では、入力コンポジット映像価事のサブキャリア位相を難に生成したタイミング値与を用いて、メモリによる単語手段の1クロック単位の単語制的と、入力コンポジット 第1及び第2の補間フィルタ手段による1クロック未費の位相補正を行うようにし ため、入力コンポジット映像信号をサンプリングするクロックが、入力コンポジット映 ても、入力コンポジット映像信号に位相同期した1フレーム避延信号及び2フレーム避 信号のカラーパースト信号に位相同期していないフリーランで発生されたクロック 作号を出力することができる。 [0013]

\$

【発明の策略の形態】 [0014]

**於に、本発明の一実施の形態について図面と共に説明する。図 1 は本発明になる Y C 分離** 砂路の勢御を1クロック単位の発路動物と1クロック未織の避路動(位相補正)とに分 回路の一葉類の形態のプロック図を示す。本実施の形態では、映像の動きに応じて適応的 レーム逆延信号のサンプリング位相検出結果を基にした補間フィルタ20, にYC分離を行う、動き適応3次元YC分離回路において、1フレーム避延、2 プ 用いたフ 、(1)入力信号のサブキャリア位相を基に生成したhd信号を メモリ戦御による1クロック単位の遅延制御、 (2) 入力信号、1フレ る1クロック未満の位相補正を行っている。

20

3

9

2004-7247 A 2004.1.8

まず、(2)の補間フィルタ20,21による1クロック未費の位相補正について説明する。1クロック未費の位相補正は、現在の信号の位相と1フレーム避妊信号、および2フ レーム遅延信号のサンプリング位档との位相数を検出し、その位相数を補間フィルタによ **も検出の方形について述べる。** り補正することにより行われる。以下にサンプリング位 [0016] [0015]

11に供給され、ここたフリーランで発生されている13.5MHzのサンプリング用ロックに超らたてディジタル値やであるコンボジット映像データcoho0に腹殻され 後、スイッチ回路11の端子aに入力される一方、従来の3次元とC分離回路12を通 Ω 図1において、アナログ信号であるNTSC方式コンポジット映像信号は、A/ て輝度信号とクロマ信号とに分離される。

2

/ 口紋数器31、フレームメキリ34及び35を削除した回路存成であり、1フレーム部項信号及び2フレーム単語信号は、それぞれ図10後近する補配フィルタ20、21かち ここで、従来の3次元VC分離回路12は、図8に示した従来のVC分離回路のう [0017] 供給される。

ҳ 従来の3次元YC分離回路12により分離されたクロマ信号は、クロマデコーダ13 粘されて、2種類の色装宿号にデコードされると共に、サブキャリア位相値で、が出 [0018] n 3.

ន

カ周っさ波が 因2年クロ~ゲコーダ130一架箱の形態のプロック図を示す。図2に示すように、ク~ゲコーダ13年、入力コンポジット映像街中のカラーパースト佰中に位苗回路したサ~ボコーダ13年、 キャリア固数数の佰号sino、cosoをROMデープル139から出力して、入力 れるクロヶ倍中に栄算器131及び132でそれぞれ祭算し、その果算後の信号の意置。成分を信頼フィルタ(LPF)133、134で係去することにより、色態信号(B-)、 (R-Y)を生成する。 [0019]

F134から取り出された、デコードされた色嶅信号(RIY)は、エラー最後出回 され、ここでパースト期間のエラー量が検出される。これは、色整信号( ル139により圧弦値、余弦値を夢照することで得られる。すなわち、図2において、 ここで、上記のカラーパースト信与に位指同期したサブキャリア国族教の信与sinocootに、まずサブキャリア位指信のを計算により決め、その位相値のからROMデ 1. P F 1 3 4 から取り出された、デコードされた色態信や(R - Y)は、エラー最後に路 1 3 5 に供給され、ここでパースト部間のエラー歯が後出される。これは、色態値・R - Y)のパースト差間の複雑は本来ゼロであるので、この値与複幅がゼロからどれですれているかによりエラー歯が後出される。なお、パースト雑間以外は映像信号をデ: り、エラー検出ができないので、パースト期間以外ではエラ ドした何みであ [0020] ている.  $\mathcal{V}$ 

\$ サー曲検出回路135から出力された検出エテー値は、加算器136において1クロッ確延回路138からの後述の信与φ・と加算され、更に加算器137℃一倍値Δ0mが 、1クロック遅延回路138に供給される。1クロック避延回路138から出 出力させる。なお、加算器136では1クロック毎にエラー信号が加算され、加算器137では1クロック毎にLgが加算されるため、加算器136及び137と1クロック運延 されたサブキャリア位相値φは、ROMテーブル139のアドレス端子に入力され、そ -ブル139から 路138により形成されるループで、これらの信号の累穫が行われる。 サブキャリア位相値ゆに応じたsinφ、cos中の信号をROMデ [0021] された後 H N ク算力の

20 ントアップするサブキャリアカウンタとなる。サブキャリア周改数68cと木平走査 れを上記のゆ、とする)を考える。この時の上位8ピットはサブキャリアの1周期で1 で、サプキャリアの位相を繋す位相値ゅのMSB側にさらに8ピット拡張した場

問) でゅ は227. 5 (ディジタル値:1110 0011 1000 0000・・ ・ (上位8ピットが監教的)) カウントアップする。入力信号とクロックが同期していな の関係があるので、クロックと入力信号が同期している場合には、1H(Hは水平走査 (2) い場合は、227.5からずれた値になる fsc= (455/2) · fh

墅

報 位こ 8 ピットが付加された信号で、は、図1のサンプリング位相後出回路 1 4 に供給され、 5からのずれ虫が入力値号のサンプリング そこで、上記の1クロック単路回路138から出力されたサブキャリア位相質も こで1日毎に求められるゆ, の227. として検出される。 [0023]

2

щ す。回図中、ゥ't h はサンプリング位相後出潮ቕ値227.5でおり、ゥ'A、ゥ'はクロックのサンプリング圏揺の配隔で、ゥ'A<ゥ't h ≥ ゥ'Bを徴たすサンプリ 図3にサンプリング時刻とサブキャリア位相値も,=227.5付近の位相値の様 [0024] グ値である。

3 ب 一量を0としている X ので、サンプリング時刻対サブキャリア位相値は直線(頃き:△9/T)になる。 おいて、 Φ. Aのサンブリング毎望からゆ。 t h 党債的の法 t O 専門口 t 衛火める V t = (Φ. t h − Φ. A) ✓ (Φ. B − Φ. A) → T. (Θ) このサンプリング部がパースト期間以外の場合は、前途のようにエラ [0025]

2

• ( 2) 丸のAt/Tは0<At/TS1であり、これをこの信与のサンプリング位相に離する。 サンプリング位袖後出回路14は、このサンプリング位相をを( 1) 丸に となる。(6)式の両辺をサンプリング固期Tで除算すると次式が得られる。  $\Delta t/T = (\phi' th - \phi' A) / (\phi' B - \phi' A)$ いて算出して出力する。 [0026]

ッケ

っこっ 枚に、サンプリング位相検出結果を基に、1クロック未満の位相補正を行う方 [0027] [0028] 説明する。

۶

3

**ゅの検出結果は、図1において、サンプリング位相校出回路14から補配フィルタ20. 補配フィルタ21にそれぞれ供給されると共に、スイッチ回路11のAA子もにも供給さ** сопроо ンプリング位相もに合わせることにより行う。現在の信号comp0のサンプリング位 ソグ存 сопр 1 のサンプリ 及び2フレーム選延信号comp2のサンプリング位相φ2を現在の信号 1 クロック未満の位相補正は、1 フレーム避延信号

ť 様ムき、白油価機やコンポジット商中comp0に個職する。スイッチ回路17は過程は超子8回に被続されており、位油価額の個型即にメモリコントロール部16からの部部の中により超子5回に改被接続される。スイッチ回路11が路子6に被続されている時回1 位相検出は1日につき1回行われ、メモリコントロール部16より出力される制御 、1T以上が画像に影響のない範囲かめる。 [0029]

[0030]

**\$** 

고 설 この信号重量は画像に影響のない右効画面外や行われる。スイッチ回路17からはコンボ ジット信号 comp 0 又はサンプリング位相後出回路 1 4 で後出されたサンプリング位相 されて更に1フレーム避延されて2フレーム避延信号comp2及びサンプリング 42が出力される。

20

3

î

JP 2004-7247 A 2004. 1. 8

8

間フィルタ20は、フレームメモリ18かち1フレーム過延信号60m01及びサンプング位相61が入力され、また、補間フィルタ21は、フレームメモリ19かち2フレ ーム遅延信号 c o m p 2 及びサンプリング位相 b 2 が入力され、それぞれメモリコントロ **一小部16より出力される勧労信号に基づき、重畳された位指債徴(サンブリング位相 b** 1、92)を指出する。 4回フィグタ20、21は、別にサングリング付益後出回路 14:1、92)を指出する。 4回フィグタ20、21は、別にサングリング付益の1、92を掲げて・・・ロート・トル・ファンケ より出力されるサンプリング位相々と、抽出されたサンプリング位相々1、62を基 梅間フィルタ20は、フレームメモリ18から1フレ ィケクの伝楽陶教や駐笛する。 [0032]

**補配フィルタ20の場合、conp0のサブキャリア位相値をゅ 4、4、6、B、comp1のサブキャリア位相値をゅ 4.1、4。B1とすると、conb1のサンプリング位相値をconp0のサンプリング位相値に合わせるには、4。A1と4。B1より4.Aま** たはず、日を求めればよく、補間フィルタ20により求めるポイントの補正位相も。」は 、サンプリング時刻対サブキャリア位相がす1とものときは図4(a)に、またす1くも のときは図4(b)に示される、これらより次式に描づいて貸出される。

[0033]

$$\phi_{\text{cl}} \cdot \mathsf{T} = \begin{cases} \phi \ 1 \cdot \mathsf{T} - \phi \cdot \mathsf{T} & (\phi \ 1 \ge \phi \ \mathcal{O} \mathbf{E}) \\ \mathsf{T} - (\phi \cdot \mathsf{T} - \phi \ 1 \cdot \mathsf{T}) & (\phi \ 1 < \phi \ \mathcal{O} \mathbf{E}) \end{cases}$$
 (8)

ន

$$\phi_{\text{c},\text{i}} = \left\{ \begin{array}{ll} \phi \, 1 - \phi & (\phi \, 1 \geq \phi \, \text{OB}) \\ \phi \, 1 - \phi + 1 & (\phi \, 1 < \phi \, \text{OB}) \end{array} \right.$$

6

となる。同核に、補配フィルタ21での補用的指す。。は改式や数される [0034]

2

$$\phi_{cs} = \begin{cases} \phi \, 2 - \phi & (\phi \, 2 \geq \phi \, \text{OR}) \\ \phi \, 2 - \phi + 1 & (\phi \, 2 < \phi \, \text{OR}) \end{cases} \tag{10}$$

機度で位相後出する場合について説明する。この場合、補正位相はO・125、O・25、O・375、O・5、O・625、O・75、O・875の7通りとなる。 【O 0 3 6】 в ナンプリング位指すは無限値数の値を取り帯るが、ディジタル値中処期を行う場合には、これを有限の値数に態度する必要がある。ここでは一例として、1クロック内を1/8・1/8・1/8・1/8・1/8・1/8・1 035]

(11) 式及び(15)式で敷される伝遊陽数H4(z)を踏択し、さらにその中間点( に、補間フィルタ20、21について説明する。補間フィルタ20、21によって位相 次に、補関フィルタ20、21について説明する。補関フィルタ20、21によって位相補正を行うには、後出された補正位指に応じて補間フィルタ20、21の伝導関教を避択 すればよい。補間フィルタ20、21の一例として、フィルタ20、21の補正位相がサ ンプリングの中間点(0.5)のときには、6タップのフィルタ(伝遊陽数G(2))の 0. 25、0. 75)の時に4タップのフィルタ、さらにその中国点(0. 125、0375、0. 625、0. 875)の時に直接補国を用いた協会のフィルタの伝道国教 1 (z), H2 (z), ···, H7 (z)を(12)式~ (18)式に示す。

0.  $25^{-}$ : H2 (z) = 9/16 (G (z) z<sup>-1</sup> +z<sup>-4</sup>) -1/16 (z<sup>-2</sup> +G (z) z<sup>-3</sup>) (13) ß 上記の伝递関数H1(2)、H2(2)、・・・、H7(2)のときの国複数等柱は、図5に示される。このような伝道関数に豊容される柱間フィルタ20、21から1クロック米額の位出権圧された1フレーム道項コンポジット联復笛中、2フレーム道路联復信中が 0. 75 : H6 (z) = 9/16 (z<sup>-3</sup> +G (z) z<sup>-1</sup>) -1/16 (G (z) z<sup>-4</sup>) (17)  $G(z) = 39/64(z^{-2} + z^{-3}) - 9/64(z^{-1} + z^{-4}) + 2/6 + z^{-5})$  (11) 0. 375:H3 (z) = 1/2 (H2 (z) +H4 (z)) 0. 625:H5 (z) = 1/2 (H4 (z) +H6 (z)) 0. 125:H1 (z) = 1/2 (H2 (z) +  $z^{-4}$ ) 0. 875:H7 (z) = 1/2 (z<sup>-3</sup> + H6 (z))  $: H 4 (z) = G (z) z^{-1}$ [0038] (18) (14) . (16)

2

2

、1Hに1回ハイレベルとなるタイミング信号であり、このタイミング信号 Pdに 基づいて、メモリコントロール部16がフレームメモリ18、19の戦み出し/歯き込み動作を 倒について説明する。上記のhd信号は、図1のサンブリング位相検出回路14から出力 次に、前記(1)の h d 信号を用いたフレームメモリ制御による 1 クロック単位の遅延制 されたサンプリング位相もを入力として受けるタイミング生成回路15により生成された 制御する制御僧号を発生する。 [0039]

20

20、21により得るには、タイミング信号hdは前配(2)のサンプリング位指検出 基準と同じ基準から発生されなければならない。そこで、図4においてサブキャリア位 ここで、1クロック単位で正確な1フレーム避延信号、2フレーム避延信号を補関フィル 柏がゅ) Bとなるタイミング(あるいはそれを適宜遅延させたタイミング) で1Hにつき 一回ハイレベルとなるタイミング信号hdをタイミング生成回路15が生成する。 [0040] の基

30

図6のようにhd(m)のタイミングで、図1の第1のフレームメモリ18へのラインmの書き込みを開始した信号(comp0)を、hd(m+525)のタイミングでco mp1として氈み出すことにより架現している。回様に、2クレーム避路信号を得るには 、このフレームメモリ18からhd(m+525)のタイミングで餌み出された信号co mp1を、さちに図1の第2のフレームメモり19に歯き込み、その後hd(m+105 1クロック単位での1フレーム遅延艶御を行うには、1フレーム=525Hであるので、 0) のタイミングでフレームメモリ19かちcomo2として餌み出すことにより実現 [0041]

**\$** 

また、メキリの使用効率向上のために、信号のブランキング部でフレームメキリ18、19の群み巻きを止める場合には、図7に示すようにhdから同じ避屈時間後(nT)のタ イミングセフレームメモリ18、19への歯き込み、フレームメモリ18、19からの閉 [0042]

ŝ

JP 2004-7247 A 2004.1.8

[ <u>8</u> 2

[<u>8</u>

9

9-8-8-4 G-D

```
ロック固複数は 1 3 . 5 M H 2 ではなく、2 笛の2 7 M H 2 やその色のサンブリング函数
                                                                                              / 16、 1/32など高糠度にすることにより、回路規模は大きくなるが、さらに性能の
例えば、サンプリング用ク
                                                                   数においても本発明は適用可能である。また、位相検出の精度も1/8でなく、さらに1
なお、本発明は以上の実施の形態に限定されるものではなく、
```

[0044]

生されたクロックであっても、入力コンポジット映像信号に位相同期した1フレ 一ム遅延信号及び2フレーム遅延信号を生成できるようにしたため、フリーランクロック ックが、入力コンポジット映像信号のカラーパースト信号に位相同期していないフリ を用いた場合にも十分な性能の3次元YC分離を行うことができる。 およい

**导を補間する構成としており、その際映像の動画部では現在の信号のみを用いる2次元** C 分離回路 (図 8 の 2 次元 Y C 分離回路 3 2 に相当する回路) の出力信号が 3 次元 Y C 分離回路の出力信号となり、補間信号を用いない。従って、カラーパースト信号に位相同 民 每~ 缸

Hzのクロックで再サンプリング(袖間回路が必駁)したコンポジット信号を入力とす 構成とした3次元YC分離回路と比較した場合に、本願発明では映像の動画部における

20

因1におけるサンプリング時刻対サブキャリア位相値は、を示す図である。

を示す図である。

図1のファームメキリ軸を込み費み出しタイミング図(1) ためる。図1のファームメキリ軸を込み費み出しタイミング図(2) ためる。

**狩米の3次元YC分**盤 2

**キソプリング付益被되回路** 4

タイミング生成回路 ß

スイッチ回路 7

ソレームメモ 8,19

梅間レイアタ 、132 栗鮮器

ック避難回路 OM7

6

2 以上説明したように、本発明によれば、入力コンポジット映像信号をサンプリングするク 良い3次元YC分離が可能である。 【発明の効果】

0 4 5

た、本発明によれば、1フレーム遅延信号、2フレーム遅延信号のサンプリング位相を 在の個号のサンプリング位相に合わせるように、1フレーム避路個号、2フレーム避路

した固弦数4fscのクロックによりA/D変数されたコンポジット値号を13.5M ю

間処理が行われないため、特に動画部においてより正確なYC分離ができる。

【図面の簡単な説明】 【図1】本発明のY C分離回路の一味箱の形態のプロック図さおる。 【図2】図1中のクロ々デューダの一架箱の形態のプロック図である。 【図3】図1におけるサンプリング等剤対サブキャリア位相値 4 一を示【図4】図1におけるサンプリング等剤対サブキャリア位相値 6 一を示【図4】図1におけるサンプリング等剤対サブキャリア位档(comp

4】図1におけるサンプリング時辺対サブキャリア位権(comp0、comp1)

[図2] 本伝道関数における函数数学体図である。 [図6] 図1のファームメモリ体を込み群み出しか【図6] 図1のファームメモリ体を込み群み出しか【図1] 図1のファームメモリ体を込み群み出しか

|図8|| 従来の X C 分離回路の一倒の回路米帯図れわる。 | 符みの説明 |


A/D斑枝器 1 1 クロマデコーダ n

メホリコントローク部 9

20,21


**両枝ひょゆめ (LPF)** 一曲数田回 3.4 r-1 3


\$



8

[図2]





6DEG



